先筆試考數字電路和Verilog基礎;再技術面深挖項目細節,問時序優化、跨時鐘域處理等;最后HR談薪資和團隊匹配。重點考察實戰經驗,需熟練Vivado/Quartus工具,能說清項目難點和解決方案。
面試官問的面試題: 用Verilog寫個分頻電路,時序約束怎么加?跨時鐘域咋處理?
你做的項目跑多快?時序違例咋解決的?遇到過亞穩態沒?
I2C時序咋實現的?Vivado里時鐘約束怎么寫?
突然要降功耗,你會動哪些地方?
主要問技術,問的不難 但是問的很多,一般要問半小時左右,還會問很多其他問題,例如家庭情況,住址之類的
面試官問的面試題: 主要問技術,問的不難 但是問的很多,一般要問半小時左右,還會問很多其他問題,例如家庭情況,住址之類的